

Docket No.: 60188-566

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Satoshi SEO, et al.

Serial No.:

Filed: June 27, 2003

For: SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

:
:
:
:
: Group Art Unit:
:
: Examiner:
:

**CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claim the priority of:

Japanese Patent Application No. 2002-187220, filed June 27, 2002

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY


Michael E. Fogarty
Registration No. 36,139

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 MEF:prg
Facsimile: (202) 756-8087
Date: June 27, 2003

日 本 国 特 許 庁
JAPAN PATENT OFFICE

60188-566
SEO et al.
June 27, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年 6月27日

出 願 番 号

Application Number:

特願2002-187220

[ST.10/C]:

[JP2002-187220]

出 願 人


Applicant(s):

松下電器産業株式会社

2003年 5月 9日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田 信一郎



出証番号 出証特2003-3033594

【書類名】 特許願

【整理番号】 2926430381

【提出日】 平成14年 6月27日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/60

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 瀬尾 暁

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 松田 隆幸

【発明者】

【住所又は居所】 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内

【氏名】 南出 隆広

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100097445

【弁理士】

【氏名又は名称】 岩橋 文雄

【選任した代理人】

【識別番号】 100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】 100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9809938

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項 1】 半導体基板の上に、ボンディングパッドを形成する工程（a）と、
前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程（b）と、
前記工程（b）の後に、前記半導体基板上にバッファコート膜を形成する工程（c）と、
前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成する工程（d）と、
前記工程（d）の後に、前記半導体基板上に表面保護テープを前記半導体基板の周辺領域との間に隙間無く接着させる工程（e）と、
前記工程（e）の後に、前記半導体基板の裏面を研磨する工程（f）と
を有する半導体装置の製造方法。

【請求項 2】 前記工程（d）では、前記周辺領域上の前記バッファコート膜を選択的に除去する工程を有することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 3】 前記バッファコート膜は、感光剤を含み、前記工程（d）では、前記周辺領域上の前記バッファコート膜を露光することにより選択的に除去することを特徴とする請求項 2 記載の半導体装置の製造方法。

【請求項 4】 前記工程（d）では、前記周辺領域上の前記バッファコート膜に有機溶媒を塗布することにより選択的に除去することを特徴とする請求項 2 記載の半導体装置の製造方法。

【請求項 5】 前記工程（d）では、前記周辺領域上の前記バッファコート膜のみに空気または窒素を吹き付けて前記バッファコート膜の膜厚を $3\mu\text{m}$ 以下にすることを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 6】 前記表面保護テープは、少なくともスクライブライン領域に対応する部分の接着糊の膜厚が $20\mu\text{m}$ 以上 $50\mu\text{m}$ 以下であることを特徴とする

請求項 1 記載の半導体装置の製造方法。

【請求項 7】 半導体基板の上に、ボンディングパッドを形成する工程（a）と、

前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程（b）と、

前記工程（b）の後に、前記半導体基板上にバッファコート膜を形成する工程（c）と、

前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成する工程（d）と、

前記工程（d）の後に、前記半導体基板上に表面保護テープを接着させる工程（e）と、

前記工程（e）の後に、前記半導体基板の裏面を粘度が $3 \text{ mm}^2/\text{s}$ 以上 $10 \text{ mm}^2/\text{s}$ 以下である液体を用いて研磨する工程（f）と

を有する半導体装置の製造方法。

【請求項 8】 前記液体が、ポリエチレングリコールであることを特徴とする請求項 7 記載の半導体装置の製造方法。

【請求項 9】 半導体基板の上に、ボンディングパッドを形成する工程（a）と、

前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程（b）と、

前記工程（b）の後に、前記半導体基板上にバッファコート膜を形成する工程（c）と、

前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成し、且つ、隣接するチップ間の前記バッファコート膜の一部を接続する架橋部を形成する工程（d）と、

前記工程（d）の後に、前記半導体基板上に表面保護テープを接着させる工程（e）と、

前記工程（e）の後に、前記半導体基板の裏面を研磨する工程（f）とを有する半導体装置の製造方法。

【発明の詳細な説明】

【 0 0 0 1 】

【発明の属する技術分野】

本発明は、半導体装置の製造方法に関し、特にバッファコート膜を有する半導体基板の裏面研磨方法に関する。

【 0 0 0 2 】

【従来の技術】

従来の半導体装置の製造方法について図 1 9 ～図 2 0 を参照しながら説明する。図 1 9 (a) ～図 1 9 (d) は、従来の半導体装置の製造工程を示す断面図である。また、図 2 0 は、図 1 9 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。

【 0 0 0 3 】

まず、図 1 9 (a) に示す工程において、トランジスタ等の半導体素子（図示せず）を有する半導体基板 3 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 3 0 4 を形成する。次に、このボンディングパッド 3 0 4 を覆うように半導体基板 3 0 2 上の全面に、CVD (Chemical Vapor Deposition) 法によりシリコン窒化膜からなるパッシベーション膜 3 0 6 を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域 3 1 0 上及びボンディングパッド 3 0 4 上のパッシベーション膜 3 0 6 に所定の形状の開口部 3 0 6 a 及び 3 0 6 b を形成する。

【 0 0 0 4 】

次に、図 1 9 (b) に示す工程において、基板上の全面にスピン塗布法により感光剤からなるバッファコート膜 3 0 8 を厚み 6 μ m 程度で形成した後、リソグラフィ法を用いてボンディングパッド 3 0 4 及びスクライブライン領域 3 1 0 上のバッファコート膜 3 0 8 を除去して開口部 3 0 8 a を形成する。この結果、バッファコート膜 3 0 8 は、ボンディングパッド 3 0 4 より内側のトランジスタ形

成領域のパッシベーション膜 3 0 6 上に形成される。

【 0 0 0 5 】

次に、図 1 9 (c) に示す工程において、バッファコート膜 3 0 8 の形成された基板上の全面に、表面保護テープ 3 1 2 を表面保護テープ 3 1 2 の裏面に付着した糊 3 2 0 で接着する。この糊 3 2 0 の糊厚は 1 5 μ m である。

【 0 0 0 6 】

次に、図 1 9 (d) に示す工程において、表面保護テープ 3 1 2 を保護膜として半導体基板 3 0 2 の裏面を所定の厚さまで研磨する。この裏面研磨 3 1 4 時には、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出する。

【 0 0 0 7 】

その後、表面保護テープ 3 1 2 を除去した後、半導体基板 3 0 2 のスクライブライン領域 3 1 0 をスクライプし、各チップを組み立てる。

【 0 0 0 8 】

【発明が解決しようとする課題】

しかしながら、上述のような従来の半導体装置の製造方法では、裏面研磨工程で発生する切削屑を含んだ液体が半導体基板の周辺領域のボンディングパッド表面に飛散するため、半導体装置の組立歩留まりを低下させるという問題がある。

【 0 0 0 9 】

本発明者は、種々の検討の結果、図 1 9 (d) に示すように、バッファコート膜 3 0 8 に設けた開口部 3 0 8 a 領域における半導体基板 3 0 2 と表面保護テープ 3 1 2 との間に隙間が生じる。このため、図 2 0 の平面図に示すように、裏面研磨工程で発生する切削屑を含んだ液体が、半導体基板 3 0 2 の周辺部の矢印の浸入方向 3 1 6 からスクライブライン領域 3 1 0 上の隙間に沿って半導体基板 3 0 2 の中央部に向かって浸入し、ボンディングパッド 3 0 4 の表面に飛散することを突き止めた。

【 0 0 1 0 】

本発明の目的は、半導体基板の裏面研磨工程で発生する切削屑の半導体基板の周辺部からの侵入を防止する手段を講じることにより、切削屑がボンディングパ

ッド表面に飛散するのを防止し、ボンディングの信頼性の高い半導体装置の製造方法を提供することにある。

【 0 0 1 1 】

【課題を解決するための手段】

本発明の第 1 の半導体装置の製造方法は、半導体基板の上に、ボンディングパッドを形成する工程（a）と、前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程（b）と、前記工程（b）の後に、前記半導体基板上にバッファコート膜を形成する工程（c）と、前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成する工程（d）と、前記工程（d）の後に、前記半導体基板上に表面保護テープを前記半導体基板の周辺領域との間に隙間無く接着させる工程（e）と、前記工程（e）の後に、前記半導体基板の裏面を研磨する工程（f）とを有することを特徴とする。

【 0 0 1 2 】

この第 1 の半導体装置の製造方法によれば、前記表面保護テープを前記半導体基板の周辺領域との間に隙間無く接着させることにより、裏面研磨工程で使用する液体の浸入を防止できるので、半導体基板のスクライブライン領域上及びボンディングパッド上への切削屑を含んだ液体による汚染を防止することができる。

【 0 0 1 3 】

本発明の第 2 の半導体装置の製造方法は、半導体基板の上に、ボンディングパッドを形成する工程（a）と、前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程（b）と、前記工程（b）の後に、前記半導体基板上にバッファコート膜を形成する工程（c）と、前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成する工程（d）と、前記工程（d）の後に、前記半導体基板上に表面保護テープを接着させる工程（e）と、前記工程（e）の後に、前記半導体基板の裏面を粘度が $3 \text{ mm}^2/\text{s}$ 以上 $10 \text{ mm}^2/\text{s}$ 以下である液体を用いて研磨する工程（f）とを有することを特徴とする。

【 0 0 1 4 】

この第2の半導体装置の製造方法によれば、裏面研磨工程で使用する液体として粘度が $4\text{ mm}^2/\text{s}$ と高いポリエチレングリコールを使用することで、スクライブライン領域上に表面保護テープの接着糊が密着していなくても、研磨時の飛散した切削屑などを含んだ液体の回り込みを防止でき、半導体基板上のスクライブライン領域上とボンディングパッド上の汚染を防止することができる。

【0015】

本発明の第3の半導体装置の製造方法は、半導体基板の上に、ボンディングパッドを形成する工程(a)と、前記ボンディングパッド上に開口部を有するパッシベーション膜を形成する工程(b)と、前記工程(b)の後に、前記半導体基板上にバッファコート膜を形成する工程(c)と、前記バッファコート膜にスクライブライン領域と前記ボンディングパッド領域とに跨る開口部を形成し、且つ、隣接するチップ間の前記バッファコート膜の一部を接続する架橋部を形成する工程(d)と、前記工程(d)の後に、前記半導体基板上に表面保護テープを接着させる工程(e)と、前記工程(e)の後に、前記半導体基板の裏面を研磨する工程(f)とを有することを特徴とする。

【0016】

この第3の半導体装置の製造方法によれば、隣接するチップ間のバッファコート膜の一部がつながっているので、裏面研磨時の液体の飛散があっても周辺領域上にかかるチップより内部のスクライブライン上とボンディングパッド上への液体の浸入による汚染を防止することができる。

【0017】

【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。

【0018】

(実施の形態1)

図1～図3を参照しながら、本発明の実施の形態1について説明する。

【0019】

図1(a)～図1(d)は、本発明の実施の形態1における半導体装置の製造工程を示す断面図である。また、図2は、図1(d)に示す工程における半導体

基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図3は、図2に示した半導体基板の周辺領域のA-A'個所を示す断面図である。

【0020】

まず、図1(a)に示す工程において、トランジスタ等の半導体素子(図示せず)を有する半導体基板202上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド204を形成する。次に、このボンディングパッド204を覆うように半導体基板202上の全面に、CVD法によりシリコン窒化膜からなるパッシベーション膜206を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域210上及びボンディングパッド204上のパッシベーション膜206に所定の形状の開口部206a及び206bを形成する。

【0021】

次に、図1(b)に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなるバッファコート膜208を厚み6 μ m程度で形成した後、リソグラフィ法を用いてボンディングパッド204及びスクライブライン領域210上のバッファコート膜208を除去して開口部208aを形成する。ここで、図2に示すように半導体基板202の端から3mmまでの周辺領域218上のバッファコート膜208を露光により感光させ除去する。この結果、バッファコート膜208は、周辺領域218を除いたボンディングパッド204より内側のトランジスタ形成領域のパッシベーション膜206上に形成される。

【0022】

次に、図1(c)に示す工程において、バッファコート膜208の形成された基板上の全面に、表面保護テープ212を表面保護テープ212の裏面に付着した接着糊220で接着する。この接着糊220の糊厚は15 μ mである。

【0023】

次に、図1(d)に示す工程において、表面保護テープ212を保護膜として半導体基板202の裏面を所定の厚さまで研磨する。この裏面研磨214時には

、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出する。

【 0 0 2 4 】

その後、表面保護テープ 2 1 2 を除去した後、半導体基板 2 0 2 のスクライブライン領域 2 1 0 をスクライブし、各チップを組み立てる。

【 0 0 2 5 】

この実施の形態 1 の半導体装置の製造方法によると、周辺領域 2 1 8 上のバッファコート膜 2 0 8 を除去することにより、図 3 に示すように、表面保護テープ 2 1 2 を周辺領域 2 1 8 のパッシベーション膜 2 0 6 上とスクライブライン領域 2 1 0 上に接着糊 2 2 0 で隙間無く接着させることができる。したがって、図 2 に示すように、裏面研磨工程で使用する液体の浸入方向 2 1 6 からのスクライブライン領域 2 1 0 上への浸入を防止できるので、半導体基板 2 0 2 のスクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上への切削屑を含んだ液体による汚染を防止することができる。

【 0 0 2 6 】

なお、実施の形態 1 では周辺領域 2 1 8 のバッファコート膜 2 0 8 の除去を露光により感光させることで除去を行ったが、シンナーなどの有機溶媒を周辺領域 2 1 8 に塗布することで除去しても同様の効果を得ることができる。この場合、バッファコート膜 2 0 8 は、ポジ型感光剤に限らずネガ型感光剤でもよい。

【 0 0 2 7 】

(実施の形態 2)

図 4 ～図 6 を参照しながら、本発明の実施の形態 2 について説明する。

【 0 0 2 8 】

図 4 (a) ～図 4 (d) は、本発明の実施の形態 2 における半導体装置の製造工程を示す断面図である。また、図 5 は、図 4 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図 6 は、図 5 に示した半導体基板の周辺領域の B - B ' 個所を示す断面図である。

【 0 0 2 9 】

まず、図 4 (a) に示す工程において、トランジスタ等の半導体素子（図示せず）を有する半導体基板 2 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 2 0 4 を形成する。次に、このボンディングパッド 2 0 4 を覆うように半導体基板 2 0 2 上の全面に、C V D 法によりシリコン窒化膜からなるパッシベーション膜 2 0 6 を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上のパッシベーション膜 2 0 6 に所定の形状の開口部 2 0 6 a 及び 2 0 6 b を形成する。

【 0 0 3 0 】

次に、図 4 (b) に示す工程において、基板上の全面にスピン塗布法によりポジ型感光剤からなるバッファコート膜 2 0 8 を厚み 6 μ m 程度で形成した後、リソグラフィ法を用いてボンディングパッド 2 0 4 及びスクライブライン領域 2 1 0 上のバッファコート膜 2 0 8 を除去して開口部 2 0 8 a を形成する。ここで、図 5 に示すように半導体基板 2 0 2 の端から 3 mm までの周辺領域 2 1 8 にかかる周辺チップ上のバッファコート膜 2 0 8 を除去する。この周辺チップ上のバッファコート膜 2 0 8 の除去は、露光によりパターンを半導体基板 2 0 2 上に転写する際に周辺チップ全体を露光し感光することで除去を行う。この結果、バッファコート膜 2 0 8 は、周辺領域 2 1 8 にかかる周辺チップ上を除いた各チップのボンディングパッド 2 0 4 より内側のトランジスタ形成領域のパッシベーション膜 2 0 6 上に形成される。

【 0 0 3 1 】

次に、図 4 (c) に示す工程において、バッファコート膜 2 0 8 の形成された基板上の全面に、表面保護テープ 2 1 2 を表面保護テープ 2 1 2 の裏面に付着した接着糊 2 2 0 で接着する。この接着糊 2 2 0 の糊厚は 1 5 μ m である。

【 0 0 3 2 】

次に、図 4 (d) に示す工程において、表面保護テープ 2 1 2 を保護膜として半導体基板 2 0 2 の裏面を所定の厚さまで研磨する。この裏面研磨 2 1 4 時には、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出

する。

【 0 0 3 3 】

その後、表面保護テープ 2 1 2 を除去した後、半導体基板 2 0 2 のスクライブライン領域 2 1 0 をスクライブし、各チップを組み立てる。

【 0 0 3 4 】

この実施の形態 2 の半導体装置の製造方法によると、周辺領域 2 1 8 にかかる周辺チップ上のバッファコート膜 2 0 8 を除去することにより、図 6 に示すように、表面保護テープ 2 1 2 を周辺領域 2 1 8 のパッシベーション膜 2 0 6 上及びスクライブライン領域 2 1 0 上に接着糊 2 2 0 で隙間無く接着させることができる。したがって、図 5 に示すように、裏面研磨工程で使用する液体の浸入方向 2 1 6 からのスクライブライン領域 2 1 0 上への浸入を防止できるので、半導体基板 2 0 2 のスクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上への切削屑を含んだ液体による汚染を防止することができる。

【 0 0 3 5 】

(実施の形態 3)

図 7 ～図 9 を参照しながら、本発明の実施の形態 3 について説明する。

【 0 0 3 6 】

図 7 (a) ～図 7 (d) は、本発明の実施の形態 3 における半導体装置の製造工程を示す断面図である。また、図 8 は、図 7 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図 9 は、図 8 に示した半導体基板の周辺領域の C - C ' 個所を示す断面図である。

【 0 0 3 7 】

まず、図 7 (a) に示す工程において、トランジスタ等の半導体素子 (図示せず) を有する半導体基板 2 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 2 0 4 を形成する。次に、このボンディングパッド 2 0 4 を覆うように半導体基板 2 0 2 上の全面に、C V D 法によりシリコン窒化膜からなるパッシベーション膜 2

06を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライプライン領域210上及びボンディングパッド204上のパッシベーション膜206に所定の形状の開口部206a及び206bを形成する。

【0038】

次に、図7(b)に示す工程において、基板上の全面にスピン塗布法により感光剤からなるバッファコート膜208を厚み6 μ m程度で形成した後、リソグラフィ法を用いてボンディングパッド204及びスクライプライン領域210上のバッファコート膜208を除去して開口部208aを形成する。ここで、図8に示すように半導体基板202の端から3mmまでの周辺領域218上のバッファコート膜208に窒素または空気を吹き付けることにより、バッファコート膜208bの膜厚を3 μ m以下に薄くする。

【0039】

次に、図7(c)に示す工程において、バッファコート膜208の形成された基板上の全面に、表面保護テープ212を表面保護テープ212の裏面に付着した接着糊220で接着する。この接着糊220の糊厚は15 μ mである。

【0040】

次に、図7(d)に示す工程において、表面保護テープ212を保護膜として半導体基板202の裏面を所定の厚さまで研磨する。この裏面研磨214時には、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出する。

【0041】

その後、表面保護テープ212を除去した後、半導体基板202のスクライプライン領域210をスクライプし、各チップを組み立てる。

【0042】

この実施の形態3の半導体装置の製造方法によると、従来6 μ m程度あった周辺領域218上のバッファコート膜208に窒素または空気を吹き付けることにより、図9に示すように、周辺領域218上のバッファコート膜208bを3 μ m以下にすることができる。これにより、表面保護テープ212の裏面に付着している厚さ15 μ mの接着糊220によっても表面保護テープ212をバッファ

コート膜 2 0 8 b 上、パッシベーション膜 2 0 6 上及びスクライブライン領域 2 1 0 上に隙間無く接着することができる。したがって、図 8 に示すように、裏面研磨工程で使用する液体の浸入方向 2 1 6 からのスクライブライン領域 2 1 0 上への浸入を防止できるので、半導体基板 2 0 2 のスクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上への切削屑を含んだ液体による汚染を防止することができる。

【 0 0 4 3 】

なお、実施の形態 3 で周辺領域 2 1 8 上のバッファコート膜 2 0 8 の膜厚を 3 μ m 以下としたが、完全に除去してもよい。

【 0 0 4 4 】

(実施の形態 4)

図 1 0 ～図 1 2 を参照しながら、本発明の実施の形態 4 について説明する。

【 0 0 4 5 】

図 1 0 (a) ～図 1 0 (d) は、本発明の実施の形態 4 における半導体装置の製造工程を示す断面図である。また、図 1 1 は、図 1 0 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図 1 2 は、図 1 1 に示した半導体基板の周辺領域の D - D ' 個所を示す断面図である。

【 0 0 4 6 】

まず、図 1 0 (a) に示す工程において、トランジスタ等の半導体素子 (図示せず) を有する半導体基板 2 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 2 0 4 を形成する。次に、このボンディングパッド 2 0 4 を覆うように半導体基板 2 0 2 上の全面に、C V D 法によりシリコン窒化膜からなるパッシベーション膜 2 0 6 を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上のパッシベーション膜 2 0 6 に所定の形状の開口部 2 0 6 a 及び 2 0 6 b を形成する。

【 0 0 4 7 】

次に、図 1 0 (b) に示す工程において、基板上の全面にスピン塗布法により感光剤からなるバッファコート膜 2 0 8 を厚み $6 \mu\text{m}$ 程度で形成した後、リソグラフィ法を用いて、ボンディングパッド 2 0 4 及びスクライブライン領域 2 1 0 上のバッファコート膜 2 0 8 を除去して開口部 2 0 8 a を形成する。

【 0 0 4 8 】

次に、図 1 0 (c) に示す工程において、バッファコート膜 2 0 8 の形成された基板上の全面に、表面保護テープ 2 1 2 を表面保護テープ 2 1 2 の裏面に付着した接着糊 2 2 0 で接着する。この接着糊 2 2 0 の糊厚は $15 \mu\text{m}$ である。

【 0 0 4 9 】

次に、図 1 0 (d) に示す工程において、表面保護テープ 2 1 2 を保護膜として半導体基板 2 0 2 の裏面を所定の厚さまで研磨する。この裏面研磨 2 1 4 時には、研磨剤とともに粘度が $4 \text{ mm}^2/\text{s}$ の液体を用いて研磨を行い、発生した切削屑はこの液体とともに排出する。

【 0 0 5 0 】

その後、表面保護テープ 2 1 2 を除去した後、半導体基板 2 0 2 のスクライブライン領域 2 1 0 をスクライブし、各チップを組み立てる。

【 0 0 5 1 】

従来の半導体装置の製造方法では、裏面研磨工程で使用する液体として粘度が $1 \text{ mm}^2/\text{s}$ の純水を用いていたため、図 2 0 に示すように、この液体が飛散し半導体基板 3 0 2 のスクライブライン 3 1 0 上とボンディングパッド 3 0 4 上へ（液体の浸入方向 3 1 6）の回り込みによる汚染があった。

【 0 0 5 2 】

しかしながら、この実施の形態 4 の半導体装置の製造方法では、裏面研磨工程で使用する液体として粘度が $4 \text{ mm}^2/\text{s}$ と高いポリエチレングリコールを使用することで、図 1 2 のようにスクライブライン領域 2 1 0 上に表面保護テープ 2 1 2 の接着糊 2 2 0 が密着していなくても、研磨時の飛散した切削屑などを含んだ液体の回り込みを防止でき、半導体基板 2 0 2 上のスクライブライン領域 2 1 0 上とボンディングパッド 2 0 4 上の汚染を防止することができる。

【 0 0 5 3 】

なお、実施の形態 4 で使用した裏面研磨工程で使用する液体の粘度は、 $3 \text{ mm}^2/\text{s}$ 以上 $10 \text{ mm}^2/\text{s}$ 以下であればよい。

【0054】

(実施の形態 5)

図 1 3 ～図 1 5 を参照しながら、本発明の実施の形態 5 について説明する。

【0055】

図 1 3 (a) ～図 1 3 (d) は、本発明の実施の形態 5 における半導体装置の製造工程を示す断面図である。また、図 1 4 は、図 1 3 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図 1 5 は、図 1 4 に示した半導体基板の周辺領域の E - E' 個所を示す断面図である。

【0056】

まず、図 1 3 (a) に示す工程において、トランジスタ等の半導体素子（図示せず）を有する半導体基板 2 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 2 0 4 を形成する。次に、このボンディングパッド 2 0 4 を覆うように半導体基板 2 0 2 上の全面に、CVD 法によりシリコン窒化膜からなるパッシベーション膜 2 0 6 を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上のパッシベーション膜 2 0 6 に所定の形状の開口部 2 0 6 a 及び 2 0 6 b を形成する。

【0057】

次に、図 1 3 (b) に示す工程において、基板上の全面にスピン塗布法により感光剤からなるバッファコート膜 2 0 8 を厚み $6 \mu\text{m}$ 程度で形成した後、リソグラフィ法を用いてボンディングパッド 2 0 4 及びスクライブライン領域 2 1 0 上のバッファコート膜 2 0 8 を除去して開口部 2 0 8 a を形成する。このとき、図 1 4 に示す平面図のように隣り合うチップ上のバッファコート膜 2 0 8 のパターンの一部をつなげるように架橋部 2 0 8 c を形成する。この隣り合うチップをつなげる架橋部 2 0 8 c は図 1 4 に示すように各チップの四隅をつなげるように形

成することが望ましい。

【 0 0 5 8 】

次に、図 1 3 (c) に示す工程において、バッファコート膜 2 0 8 の形成された基板上の全面に、表面保護テープ 2 1 2 を表面保護テープ 2 1 2 の裏面に付着した接着糊 2 2 0 で接着する。この接着糊 2 2 0 の糊厚は $15\mu\text{m}$ である。

【 0 0 5 9 】

次に、図 1 3 (d) に示す工程において、表面保護テープ 2 1 2 を保護膜として半導体基板 2 0 2 の裏面を所定の厚さまで研磨する。この裏面研磨 2 1 4 時には、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出する。

【 0 0 6 0 】

その後、表面保護テープ 2 1 2 を除去した後、半導体基板 2 0 2 のスクライブライン領域 2 1 0 をスクライブし、各チップを組み立てる。

【 0 0 6 1 】

この実施の形態 5 の半導体装置の製造方法によると、隣り合うバッファコート膜 2 0 8 が架橋部 2 0 8 c でつながっているため、図 1 4 に示すように、裏面研磨時の液体の飛散があっても周辺領域 2 1 8 上にかかるチップより内部のスクライブライン 2 1 0 上とボンディングパッド 2 0 4 上への液体の浸入 2 1 6 による汚染を防止できる。

【 0 0 6 2 】

(実施の形態 6)

図 1 6 ～図 1 8 を参照しながら、本発明の実施の形態 6 について説明する。

【 0 0 6 3 】

図 1 6 (a) ～図 1 6 (d) は、本発明の実施の形態 6 における半導体装置の製造工程を示す断面図である。また、図 1 7 は、図 1 6 (d) に示す工程における半導体基板の周辺領域を拡大した平面図であり、構成をわかりやすくするために表面保護テープの一部を省略している。図 1 8 は、図 1 7 に示した半導体基板の周辺領域の F - F ' 個所を示す断面図である。

【 0 0 6 4 】

まず、図 1 6 (a) に示す工程において、トランジスタ等の半導体素子（図示せず）を有する半導体基板 2 0 2 上に、たとえばスパッタリング法によりアルミニウム合金膜からなる導電膜を堆積した後、リソグラフィ法およびドライエッチング法を用いて導電膜を所定の形状に加工することによりボンディングパッド 2 0 4 を形成する。次に、このボンディングパッド 2 0 4 を覆うように半導体基板 2 0 2 上の全面に、C V D 法によりシリコン窒化膜からなるパッシベーション膜 2 0 6 を堆積した後、リソグラフィ法およびドライエッチング法を用いて、スクライプライン領域 2 1 0 上及びボンディングパッド 2 0 4 上のパッシベーション膜 2 0 6 に所定の形状の開口部 2 0 6 a 及び 2 0 6 b を形成する。

【 0 0 6 5 】

次に、図 1 6 (b) に示す工程において、基板上の全面にスピン塗布法により感光剤からなるバッファコート膜 2 0 8 を厚み 6 μ m 程度で形成した後、リソグラフィ法を用いてボンディングパッド 2 0 4 及びスクライプライン領域 2 1 0 上のバッファコート膜 2 0 8 を除去して開口部 2 0 8 a を形成する。

【 0 0 6 6 】

次に、図 1 6 (c) に示す工程において、バッファコート膜 2 0 8 の形成された基板上の全面に、表面保護テープ 2 1 2 を表面保護テープ 2 1 2 の裏面に付着した接着糊 2 2 1 で接着する。この接着糊 2 2 1 の糊厚は 3 0 μ m である。

【 0 0 6 7 】

次に、図 1 6 (d) に示す工程において、表面保護テープ 2 1 2 を保護膜として半導体基板 2 0 2 の裏面を所定の厚さまで研磨する。この裏面研磨 2 1 4 時には、研磨剤とともに液体を用いて研磨を行い、発生した切削屑は液体とともに排出する。

【 0 0 6 8 】

その後、表面保護テープ 2 1 2 を除去した後、半導体基板 2 0 2 のスクライプライン領域 2 1 0 をスクライプし、各チップを組み立てる。

【 0 0 6 9 】

この実施の形態 6 の半導体装置の製造方法によると、従来 1 5 μ m しかなかった接着糊 2 2 0 の糊厚を 3 0 μ m とすることで、図 1 8 に示すように、パッシベ

ーション膜 2 0 6 上とスクライブライン 2 1 0 上にバッファコート膜 2 1 2 の接着糊 2 2 1 を直接に接着させることができるため、図 1 7 に示すように、裏面研磨工程で使用する液体の飛散（液体の浸入方向 2 1 6）より半導体基板 2 0 2 上のスクライブライン領域 2 1 0 上とボンディングパッド 2 0 4 上への汚染を防止することができる。

【 0 0 7 0 】

なお、実施の形態 6 では、表面保護テープ 2 1 2 の接着糊 2 2 1 の糊厚を 3 0 μ m としたが、2 0 μ m 以上 5 0 μ m 以下であればよい。

【 0 0 7 1 】

また、他の方法として、半導体基板 2 0 2 上のスクライブライン領域 2 1 0 のパターンに対応する領域の表面保護テープ 2 1 2 の接着糊 2 2 0 の糊厚を 2 0 μ m 以上 5 0 μ m 以下とし、他の領域の接着糊の糊厚を 1 5 μ m としても良い。このように半導体基板 2 0 2 上に形成されているスクライブライン領域 2 1 0 （凹部部分）に対応する箇所だけ接着糊 2 2 0 の糊厚を厚くすることで、隙間無く接着することができる。

【 0 0 7 2 】

また、実施の形態 1 ～ 6 で使用したポジ型感光剤はポリベンズオキサゾール（PBO）である。

【 0 0 7 3 】

なお、上記実施の形態 1 ～ 6 において、周辺領域 2 1 8 を半導体基板 2 0 2 の端から 3 mm としたが、2 mm 以上 1 0 mm 以下であればよい。

【 0 0 7 4 】

【発明の効果】

以上のように、本発明によれば、表面保護テープの貼付性の向上、裏面研磨時に使用する液体の高粘度化、バッファコート膜パターンの改善のいずれかを行うことによって、切削屑がボンディングパッド表面に飛散することを防止し、ボンディングの信頼性を向上することができる。

【図面の簡単な説明】

【図 1】

(a) ~ (d) は、本発明の実施の形態 1 における半導体装置の製造工程を示す断面図

【図 2】

図 1 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 3】

図 2 に示した半導体基板の周辺領域の A - A' 個所を示す断面図

【図 4】

(a) ~ (d) は、本発明の実施の形態 2 における半導体装置の製造工程を示す断面図

【図 5】

図 4 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 6】

図 5 に示した半導体基板の周辺領域の B - B' 個所を示す断面図

【図 7】

(a) ~ (d) は、本発明の実施の形態 3 における半導体装置の製造工程を示す断面図

【図 8】

図 7 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 9】

図 8 に示した半導体基板の周辺領域の C - C' 個所を示す断面図

【図 10】

(a) ~ (d) は、本発明の実施の形態 4 における半導体装置の製造工程を示す断面図

【図 11】

図 10 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 12】

図 11 に示した半導体基板の周辺領域の D - D' 個所を示す断面図

【図 13】

(a) ~ (d) は、本発明の実施の形態 5 における半導体装置の製造工程を示

す断面図

【図 1 4】

図 1 3 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 1 5】

図 1 4 に示した半導体基板の周辺領域の E - E' 個所を示す断面図

【図 1 6】

(a) ~ (d) は、本発明の実施の形態 6 における半導体装置の製造工程を示

す断面図

【図 1 7】

図 1 6 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【図 1 8】

図 1 7 に示した半導体基板の周辺領域の F - F' 個所を示す断面図

【図 1 9】

(a) ~ (d) は、従来における半導体装置の製造工程を示す断面図

【図 2 0】

図 1 9 (d) に示す工程における半導体基板の周辺領域を拡大した平面図

【符号の説明】

2 0 2 半導体基板

2 0 4 ボンディングパッド

2 0 6 パッシベーション膜

2 0 6 a 開口部

2 0 6 b 開口部

2 0 8 バッファコート膜

2 0 8 a 開口部

2 0 8 b バッファコート膜 (周辺領域上)

2 0 8 c 架橋部

2 1 0 スクライブライン領域

2 1 2 表面保護テープ

2 1 4 裏面研磨

2 1 6 液体の浸入方向


2 1 8 周辺領域

2 2 0 接着糊


2 2 1 接着糊

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【图 8】




【图9】




【図 1 0】




【図 1 1】




【図 1 2】




【図 1 3】




【図14】




【図15】




【図16】




【図 17】




【図 18】



【図 19】



【図 20】



【書類名】 要約書

【要約】

【課題】 半導体基板の裏面研磨工程で発生する切削屑の半導体基板の周辺部からの浸入を防止する。

【解決手段】 半導体基板 2 0 2 上にボンディングパッド 2 0 4 を形成する。さらに、スクライブライン領域 2 1 0 上及びボンディングパッド 2 0 4 上に開口部 2 0 6 a 及び 2 0 6 b を有するパッシベーション膜 2 0 6 を形成する。次に、開口部 2 0 8 a 及び半導体基板 2 0 2 の周辺領域を除く領域にバッファコート膜 2 0 8 を形成する。そして、半導体基板 2 0 2 の表面に表面保護テープ 2 1 2 を糊付けする。このとき、表面保護テープ 2 1 2 は周辺領域に隙間なく接着する。そして、半導体基板の裏面を液体を用いて研磨する。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000005821]

1. 変更年月日	1990年 8月28日
[変更理由]	新規登録
住 所	大阪府門真市大字門真1006番地
氏 名	松下電器産業株式会社